失效分析
- 非破壞分析
- · 3D數(shù)碼顯微鏡 · X-Ray檢測(cè) · 超聲波掃描(SAT檢測(cè))
- 電性檢測(cè)
- · 半導(dǎo)體組件參數(shù)分析 · 電特性測(cè)試 · 點(diǎn)針信號(hào)量測(cè) · 靜電放電/過(guò)度電性應(yīng)力/閂鎖試驗(yàn)
- 失效點(diǎn)定位
- · 砷化鎵銦微光顯微鏡 · 激光束電阻異常偵測(cè) · Thermal EMMI(InSb)
- 破壞性物理分析
- · 開(kāi)蓋測(cè)試 · 芯片去層 · 切片測(cè)試
- 物性分析
- · 剖面/晶背研磨 · 離子束剖面研磨(CP) · 掃描式電子顯微鏡(SEM)
- 工程樣品封裝服務(wù)
- · 晶圓劃片 · 芯片打線/封裝
- 競(jìng)爭(zhēng)力分析
- · 芯片結(jié)構(gòu)分析
靜電放電/過(guò)度電性應(yīng)力/閂鎖試驗(yàn)
描述: ESD(Electro-Static discharge)的意思是“靜電釋放”。電荷從一個(gè)物體轉(zhuǎn)移到另一個(gè)物體。靜電是一種客觀的自然現(xiàn)象,產(chǎn)生的方式多種,如接觸、摩擦等。靜電的特點(diǎn)是高電壓、低電量、小電流和作用時(shí)間短的特點(diǎn)。
EOS (Electrical Over stress)指所有的過(guò)度電性應(yīng)力。當(dāng)外界電流或電壓超過(guò)器件的最大規(guī)范條件時(shí),器件性能會(huì)減弱甚至損壞。
Latch up 是指cmos晶片中,在電源power VDD和地線 GND(VSS)之間由于寄生的PNP和NPN雙極性BJT相互影響而產(chǎn)生的一低阻抗通路。
通過(guò)測(cè)試了解芯片組件脆弱點(diǎn)與靜電承受度,作為后續(xù)系統(tǒng)設(shè)計(jì)、芯片電路設(shè)計(jì)調(diào)整、甚至后續(xù)RMA失效分析的依據(jù)。
應(yīng)用范圍:
芯片零部件與成品模塊。
測(cè)試模式:
人體放電模式(Human Body Mode)測(cè)試;
機(jī)器放電模式(Machine Mode) 測(cè)試;
組件充/放電模式(Charged Device Mode) 測(cè)試;
閂鎖效應(yīng)(Latch-up) 測(cè)試;
靜電放電閂鎖測(cè)式(Transient-Induced Latch up);
系統(tǒng)級(jí)靜電放電模式 (System ESD Test–ESD GUN TEST);
測(cè)試ESD I-V Curve量測(cè);
過(guò)度電性應(yīng)力EOS (Electrical Over stress)測(cè)試。
檢測(cè)設(shè)備圖片:
靜電槍 浪涌測(cè)試儀
檢測(cè)優(yōu)勢(shì):
1、靜電測(cè)試儀和浪涌測(cè)試儀能快速,高效的對(duì)失效機(jī)理進(jìn)行反向驗(yàn)證;
2、分析周期更短、效率更快。